Brave Ogu

🔬 글로벌 SoC CPU 아키텍처 5파전 ARM · 퀄컴 · 애플 · 인텔 · RISC-V 완전 해부 2025년 3월 기준 · IT/반도체 심층 리서치 스마트폰에서 노트북, 자율주행차까지 — 모든 디바이스의 심장부인 SoC(System on Chip) 시장이 그 어느 때보다 뜨겁습니다. ARM의 표준 코어가 수성하는 가운데 퀄컴 Oryon이 맹추격하고, 애플은 여전히 압도적 효율을 뽐내며, 인텔은 x86의 생존을 건 SoC 전환을 감행했습니다. 여기에 오픈소스 RISC-V까지 고성능 시장에 뛰어들면서 CPU 아키텍처 시장은 진정한 5파전에 돌입했습니다. 이 글에서는 각 진영의 최신 기술 현황과 전략, 그리고 이 경쟁이 우리 일상에 미칠 파급효과를 낱낱이 분석합니다. 📖 SoC란 무엇인가 — CPU와의 관계 SoC(System on Chip) 는 CPU, GPU, NPU(신경망처리장치), 모뎀, 메모리 컨트롤러 등을 하나의 칩 위에 통합 한 형태입니다. 과거에는 각 부품이 별도의 칩으로 분리되어 있었지만, 모바일 기기의 소형화와 전력 효율 극대화라는 두 마리 토끼를 잡기 위해 SoC 구조가 업계 표준으로 자리 잡았습니다. 💡 쉽게 말해, SoC는 컴퓨터의 두뇌·눈·귀를 모두 합쳐놓은 올인원 프로세서 입니다. 🏗️ 3대 명령어 집합(ISA) — 게임의 규칙 ISA 특징 주요 플레이어 ARM 저전력 설계 특화, 모바일 SoC 90% 이상 점유 ARM(Cortex), Apple, Qualcomm, 삼성, MediaTek x86 전통적 PC·서버 강자, 최근 SoC화 전환 중 Intel, AMD RISC-V 오픈소스 ISA, 로열티 無, 설계 자유도 최고 SiFive, Ventana, Alibaba(T-Head) ARM 내에서도 두 가지 경로가 존재합니다. Cortex 는 ARM이 직접 설계한 표준 코어 브랜드이며, Apple과 Qualcomm처럼 ARM의 ISA만 빌려와 독자적으로 코어...

🛡️ ARMv8.3-A PAC & ARMv8.5-A BTI 완전 정복 — 하드웨어가 해커를 막는 방법 ARM 프로세서의 핵심 보안 기술 PAC(Pointer Authentication)와 BTI(Branch Target Identification)의 원리, 동작 방식, 그리고 실제 적용 사례까지 깊이 있게 살펴봅니다. ⚔️ ROP와 JOP — 왜 이렇게 위험한가? 소프트웨어가 복잡해질수록 메모리 취약점은 늘어납니다. 전통적인 방어 기법인 NX(No-eXecute) 와 ASLR(Address Space Layout Randomization) 은 공격자가 임의의 코드를 삽입·실행하는 것을 차단합니다. 하지만 공격자들은 이를 우회하는 정교한 방법을 찾아냈습니다. 핵심 아이디어는 간단합니다. 새로운 코드를 주입하는 대신, 이미 존재하는 정상 코드 조각(Gadget)을 엮어서 원하는 동작을 수행 하는 것입니다. 🔴 ROP (Return-Oriented Programming) → 스택 버퍼 오버플로우를 이용해 함수의 리턴 주소를 조작 합니다. 함수가 끝나고 돌아갈 주소를 바꿔치기하여, 공격자가 원하는 가젯 체인으로 실행 흐름을 납치합니다. 🔴 JOP (Jump-Oriented Programming) → 간접 점프(Indirect Jump)나 간접 호출(Call) 명령어를 조작하여 제어 흐름을 가로챕니다 . 함수 포인터나 vtable을 변조하는 방식이 대표적입니다. 이 공격이 특히 위험한 이유는 정상적인 실행 권한 범위 안에서 흐름만 바꾸는 것 이기 때문입니다. DEP, ASLR 같은 기존 방어를 모두 우회할 수 있고, 소프트웨어 로직만으로는 탐지가 극도로 어렵습니다. 2026년 현재까지도 CVE 데이터베이스에 등록되는 취약점 중 메모리 안전성 관련 이슈가 약 70%를 차지하며, 이는 하드웨어 수준의 방어가 절실한 이유입니다. 🔐 PAC (Pointer Authentication) — 포인터에 디지털 서명을 새기다...

🔧 ARM GIC-600 GICR Base Address와 2MB 정렬 제약사항 완전 분석 ARM SoC 설계 · GICv3 아키텍처 · 인터럽트 컨트롤러 · 하드웨어 제약 ARM 기반 SoC에서 GIC-600 인터럽트 컨트롤러를 설정할 때, PE(Processor Element) 수가 증가하면 GICR Base Address에 2MB 정렬이 강제 되는 현상이 발생합니다. 공식 문서에 명시되지 않은 이 제약의 원인과 실무 대응 방법을 심층 분석합니다. 💡 핵심 요약 — GIC-600의 내부 Redistributor Child Node 그룹핑(16 PE × 128KB = 2MB)과 RTL 주소 디코딩 최적화로 인해, PE가 일정 수를 초과하면 Bit[20]이 주소 판별에 사용되면서 2MB 정렬이 사실상 필수가 됩니다. 📐 1. 기본 제약사항: GICR의 128KB 정렬 GICv3 아키텍처에서 각 PE에 대응하는 Redistributor(GICR) 는 다음과 같은 주소 공간을 점유합니다. 구성 요소 크기 설명 RD_base 64KB Redistributor 기본 레지스터 SGI_base 64KB Software Generated Interrupt 레지스터 합계 (PE당) 128KB 0x20000 단위 정렬 필요 GICv4 이상에서 가상화 인터럽트(vLPI)를 지원하면 VLPI_base 등이 추가되어 PE당 256KB 를 차지하기도 합니다. 하지만 표준 GICv3/GIC-600 사양에서는 PE당 128KB(0x20000) 가 기본 단위이며, GICR Base Address는 최소 128KB 단위로 정렬되어야 합니다. 이 128KB 정렬은 널리 알려진 기본 상식이지만, PE 개수가 증가하면 상황이 달라집니다. ⚡ 2. PE 개수 증가와 2MB 경계의 상관관계 "20번째 비트(Bit[20])를 바라보게 되어 2MB 정렬이 강제되는 상황" 은 GIC-600의 내...

DMA: The Unsung Hero of High-Speed Data Transfer Ever wondered how your computer handles massive data transfers, like loading a game or streaming high-definition video, without slowing to a crawl? Much of that magic happens thanks to a clever piece of technology called Direct Memory Access (DMA) . It's like having a dedicated courier service for your data, allowing it to move directly between devices and memory without constantly bothering the main brain – the CPU. What Exactly is DMA? At its heart, Direct Memory Access (DMA) is a feature that allows hardware subsystems – think your graphics card, network adapter, or storage controller – to read from and write to main system memory (RAM) directly , without needing the CPU to manage every single byte of data. Traditionally, when a device needed to send or receive data, the CPU would be the intermediary. It would fetch data from the device, move it to memory, or fetch data from memory and send it to the device. This is like a man...

Unleashing the Power of the Bus: Understanding Multiple Outstanding Transactions In the world of computer architecture, especially within the sophisticated designs of ARM processors, the bus interconnect plays a critical role in facilitating communication between different components. One of the key concepts that dramatically boosts performance is Multiple Outstanding Transactions (MO) . Let's dive into what this means, why it's important, and how it shapes modern bus architectures. What is "Multiple Outstanding" (MO)? Imagine a busy highway. In older systems, each car (transaction) had to reach its destination and return before the next car could even leave the starting point. This created massive traffic jams and underutilized roads. Multiple Outstanding Transactions (MO) , a cornerstone of modern bus protocols like ARM's Advanced eXtensible Interface (AXI), changes this paradigm. It allows a bus "master" (like a CPU or GPU) to initiate several req...

The CPU's Dance: In-Order, Out-of-Order, and Why Barriers Still Matter Ever wondered how your computer's brain, the CPU, handles a flood of instructions? You might have heard terms like "in-order" and "out-of-order" execution. It's intuitive that "out-of-order" means instructions can change their dance steps for speed. But what happens when you find "barrier" commands – instructions designed to enforce strict order – in a processor that's supposed to be "in-order," like ARM's Cortex-A55? This can feel like a contradiction! Let's clear up this common point of confusion. 1. The Two Main Styles of Instruction Execution Think of instructions as steps in a recipe. How the CPU follows these steps defines its execution style. In-Order Execution: The Methodical Chef How it works : The CPU fetches, decodes, executes, and finalizes each instruction strictly in the sequence they appear in your program. It's like...