Brave Ogu

🔧 ARM GIC-600 GICR Base Address와 2MB 정렬 제약사항 완전 분석 ARM SoC 설계 · GICv3 아키텍처 · 인터럽트 컨트롤러 · 하드웨어 제약 ARM 기반 SoC에서 GIC-600 인터럽트 컨트롤러를 설정할 때, PE(Processor Element) 수가 증가하면 GICR Base Address에 2MB 정렬이 강제 되는 현상이 발생합니다. 공식 문서에 명시되지 않은 이 제약의 원인과 실무 대응 방법을 심층 분석합니다. 💡 핵심 요약 — GIC-600의 내부 Redistributor Child Node 그룹핑(16 PE × 128KB = 2MB)과 RTL 주소 디코딩 최적화로 인해, PE가 일정 수를 초과하면 Bit[20]이 주소 판별에 사용되면서 2MB 정렬이 사실상 필수가 됩니다. 📐 1. 기본 제약사항: GICR의 128KB 정렬 GICv3 아키텍처에서 각 PE에 대응하는 Redistributor(GICR) 는 다음과 같은 주소 공간을 점유합니다. 구성 요소 크기 설명 RD_base 64KB Redistributor 기본 레지스터 SGI_base 64KB Software Generated Interrupt 레지스터 합계 (PE당) 128KB 0x20000 단위 정렬 필요 GICv4 이상에서 가상화 인터럽트(vLPI)를 지원하면 VLPI_base 등이 추가되어 PE당 256KB 를 차지하기도 합니다. 하지만 표준 GICv3/GIC-600 사양에서는 PE당 128KB(0x20000) 가 기본 단위이며, GICR Base Address는 최소 128KB 단위로 정렬되어야 합니다. 이 128KB 정렬은 널리 알려진 기본 상식이지만, PE 개수가 증가하면 상황이 달라집니다. ⚡ 2. PE 개수 증가와 2MB 경계의 상관관계 "20번째 비트(Bit[20])를 바라보게 되어 2MB 정렬이 강제되는 상황" 은 GIC-600의 내...